工学 >>> 计算机科学技术 >>> 计算机工程 >>> 计算机处理器技术 >>>
搜索结果: 1-8 共查到计算机处理器技术 Cache相关记录8条 . 查询时间(0.103 秒)
Energy consumption and speed of execution have long been recognized as conflicting requirements for processor design. In this work, we have developed a low-cost dynamic architecture adaptation scheme ...
嵌入式系统中,处理器功耗是十分受关注的,研究表明嵌入式系统中cache存储器的功耗占处理器总功耗的30%~60%。为此提出一种低功耗动态可重构的cache方案Tournament cache,该cache方案通过在传统cache结构的基础上增加三个计数器和一个寄存器,在程序运行的过程中,根据计数器统计的结果动态调整cache的相联度,使得相联度在1、2或4路之间变化,以适应不同程序段的需要,从而降...
在统计分析8个典型测试程序的模拟运行的基础上,提出在多核处理器的私有L1上对部分只读共享数据进行复制以加快访问速度,对读-写共享数据采用“原地通信”策略,以减少一致性开销,针对其中的“写无效化共享标记”问题提出一种更简单的解决方法。从模拟实验的统计分析可知,采用这2种策略可获得比传统策略更小的平均访问时延和更高的空间利用率。
合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器,讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析,结果表明混合预取结构可有效提高处理器的整体性能。特别是采用不命中混合预取结构的二级Cache性能更佳,适合满足此类结构的多核多线程处理器需求。
共享存储多核处理器中“忙-等待”技术常用来实现锁或栅栏等同步操作,这些典型的同步机制通常受限于较长的同步延迟和资源竞争等问题,导致扩展性较差,且需要不时进行访存操作,影响正常存储器访问操作,加剧对存储系统的带宽需求。提出了一种用于同步数据触发结构多核处理器的基于指令Cache作废的同步技术,同步时作废将执行的指令Cache行导致取指失效,向L2 Cache发送取指请求,L2 Cache中设置相应的...
提出一种简单的基于频繁值和频繁模式的压缩方法,给出结合Cache压缩技术和接口压缩技术的片上多处理器结构。全系统的模拟结果表明Cache压缩技术和接口压缩技术能提高片上多处理器中Cache的有效容量和pin的有效带宽,从而提高系统的性能。实验表明只采用Cache压缩技术平均能提高10%的性能,只采用接口压缩技术平均能提高5.5%的性能,同时采用Cache压缩技术和接口压缩技术平均能提高12%的性能...
合理的组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。本文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18um CMOS工艺实现,芯片面积在4.1 mm×4.1 mm之内,微处理器核心频率超过233 MHz ,...
Cache的性能优化在高性能计算中起着非常重要的作用.传统的cache优化方法(如分块方法)存在着一些缺陷. 而RISC和超标量等技术的引入为cache的优化提供了新的途径. 本文在分析RISC处理器的特点的基础上,提出了"部分cache局部性"方法.实践表明,该方法有很好的优化效果,且易于实现.

中国研究生教育排行榜-

正在加载...

中国学术期刊排行榜-

正在加载...

世界大学科研机构排行榜-

正在加载...

中国大学排行榜-

正在加载...

人 物-

正在加载...

课 件-

正在加载...

视听资料-

正在加载...

研招资料 -

正在加载...

知识要闻-

正在加载...

国际动态-

正在加载...

会议中心-

正在加载...

学术指南-

正在加载...

学术站点-

正在加载...