搜索结果: 211-225 共查到“计算机处理器技术”相关记录348条 . 查询时间(3.918 秒)
多线程处理器资源分配策略
多线程处理器 资源分配 分配策略
2009/7/31
处理器资源如何在多个线程之间进行分配和共享是直接影响多线程处理器性能的关键问题。该文总结4种分配模型，提出其实现机制，讨论资源分配平衡问题，指出可根据目标应用和流水线不同阶段的特点，在各流水线阶段综合采用不同分配模型和实现机制，实现处理器资源的合理分配。
基于NoC的SoC中实时跟踪数据的传输
实时跟踪 跟踪数据流复用 跟踪数据流量控制
2009/7/31
片上网络(NoC)技术使片上系统(SoC)的通信机制发生了根本改变，直接影响了SoC中处理器内核的实时跟踪技术。该文以ARM Coresight构架的实时跟踪机制为参考，分析了在NoC环境中实现实时跟踪数据传输的难点，提出相应的解决方案。通过对实验系统的仿真，验证了其中的关键技术。
基于龙芯2E多处理器平台的虚拟机群系统
龙芯2E 多处理器 机群环境
2009/7/31
机群系统已成为高性能计算的主流体系结构，机群模拟环境是学习机群操作的重要工具。该文提出一种基于龙芯2E多处理器硬件平台的机群模拟方案——虚拟机群系统(VCS)。该系统在共享内存的多处理器上同时运行多个操作系统并使用内存操作模拟网络通信，实现机群环境的模拟。
一种实时倾斜跟踪处理机设计
数字信号处理器 现场可编程门阵列 倾斜跟踪
2009/7/30
针对自适应光学系统中的倾斜跟踪回路，设计了以TMS320C6701数字信号处理器和XC2V1500现场可编程门阵列为核心处理器、基于PCI 总线的新型实时倾斜跟踪处理机平台。阐述了该平台的基本组成，根据点目标介绍了质心跟踪算法的软件实现。实验结果表明，该平台能满足倾斜跟踪回路的实时性要求。
超标量处理器中引入SMT技术的性能分析研究
超标量处理器 同时多线程 每周期完成的指令数（IPC）
2009/7/23
同时多线程（SMT）是一种允许多个独立的线程每周期发射多条指令的技术，这种技术充分利用了可能存在的指令级并行和线程级并行，提高了有限资源的利用率。文章以西北工业大学航空微电子中心自主研发的32位超标量处理器“龙腾R2”为基础，引入SMT技术，在基本不改变内部结构大小、不增加执行功能部件、仅做一些必要修改的前提条件下进行研究。通过仿真不同的线程数和各种线程组合，进行性能分析。尽管存在制约性能提升的一...
多核多线程处理器二级Cache预取结构的设计
多核多线程 二级Cache 命中率
2009/7/23
合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器，讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析，结果表明混合预取结构可有效提高处理器的整体性能。特别是采用不命中混合预取结构的二级Cache性能更佳，适合满足此类结构的多核多线程处理器需求。
基于指令Cache作废的多核处理器同步技术
多核处理器 作废 同步技术
2009/7/15
共享存储多核处理器中“忙-等待”技术常用来实现锁或栅栏等同步操作，这些典型的同步机制通常受限于较长的同步延迟和资源竞争等问题，导致扩展性较差，且需要不时进行访存操作，影响正常存储器访问操作，加剧对存储系统的带宽需求。提出了一种用于同步数据触发结构多核处理器的基于指令Cache作废的同步技术，同步时作废将执行的指令Cache行导致取指失效，向L2 Cache发送取指请求，L2 Cache中设置相应的...
可信平台模块中16位微处理器FPGA实现与验证
现场可编程门阵列 微处理器 输出接口
2009/7/14
可信计算框架的核心是称为可信平台模块（Trusted Platform Module）的可信芯片。提出一种新型设计理念，尝试在FPGA芯片上自主设计TPM内部的微处理器及指令系统，从最底层保证芯片安全性。作为先期可行性研究，设计实现了具有相对完善的指令系统的16位微处理器，为了验证其对外围设备接口的可操作性，针对内藏T6963C液晶屏和4位动态共阴数码管分别设计出相应输出接口模块，使程序执行结果得...
面向系统芯片测试的微处理器结构设计
测试 微处理器 结构
2009/7/14
采用内嵌微处理器作为测试控制器来测试系统芯片可以提高测试精度和速度，降低测试成本。提出在微处理器结构上做改进，设计了测试数据接口和测试数据解压单元，可以对SOC测试起支持作用。实验结果表明所增加的硬件在电路面积上可接受，对电路性能没有影响，而且对微处理器的正常功能没有任何影响。
同时多线程微处理器结构的性能功耗研究
同时多线程微处理器（SMT） 功耗评估模型 CPU模拟器
2009/7/10
为同时多线程微处理器结构建立的准确的功耗评估模型，将可给出该结构中各部件的功耗使用情况，进而可通过调整部件电压或优化部件结构的方法，达到减少整体功耗的目的；同时，此功耗评估模型也可以作为高层功耗优化研究的测试平台，为系统级、软件级功耗优化研究提供支持。
可重配置处理器的体系结构级功耗模型与分析
体系结构级功耗模型 参数化功耗模型 动态功耗模型
2009/7/1
按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型...
龙芯2E嵌入式处理器模块设计
嵌入式系统 PCI LOCAL
2009/7/1
介绍了一款嵌入式处理器模块的设计,该模块采用龙芯2号增强型处理器,并针对嵌入式应用特点自行设计了北桥。模块体积为100 mm×66 mm,板载FLASH和DDR内存,可独立引导系统内核工作,利用串口作为系统终端。实际使用可作为嵌入式系统子卡使用,板载了32位PCI总线接口和32位LOCAL BUS接口,用户可根据实际需求来进行系统功能扩展和二次开发。介绍了该模块设计中的关键技术以及系统扩展方法。
一种高速TLB的设计与实现
CAM SRAM 替换策略
2009/6/30
为了加快微处理器中线性地址向物理地址转换的速度，提出了一种高速TLB结构。结构采用全定制的CAM阵列和SRAM阵列，并根据CAM和SRAM单元的输出特点设计了精巧的读出放大逻辑，有效提高了TLB的读出速度。经流片测试，表明设计正确可靠，能够保证地址转换延时在1 ns左右。
一种基于遗传算法的高层次测试综合方法
资源分配 可测性 遗传算法
2009/6/29
提出一种基于遗传算法的高层次测试综合方法,在进行各种资源分配的过程中同时考虑可测性问题。该方法主要的特点在于提出了一种新颖的染色体编码方法,并设计了相应的遗传操作,避免了在进化过程中不可行解的产生。实验结果表明了算法在可测性方面的有效性。