搜索结果: 1-6 共查到“直接数字频率合成”相关记录6条 . 查询时间(0.129 秒)
基于Parallel_CORDIC的高精度高速度直接数字频率合成器的FPGA实现
直接数字频率合成技术(DDFS) ParallelCORDIC 进位保存加法器(CSA) FPGA
2017/1/13
本文提出了一种直接数字频率合成器（DDFS）的设计，以Parallel_CORDIC（COrdinate Rotation Digital Computer）算法模块替代传统的查找表方式，实现了相位与幅度的一一对应，输出相位完全正交的正余弦波形；同时应用旋转角度预测及4：2的进位保存加法器（CSA）技术，将速度比传统CORDIC算法提高41.7%，精度提高到10-4.最后以Xilinx的FPGA硬...
直接数字频率合成DDFS技术具有高分辨率、频率切换相位连续和易于集成等优点。根据DDFS的基本原理和性能特点，以正弦波为例，提出了直接数字合成信号源的设计方案，实现了DDFS在频率可控的任意波形合成器中的应用。在此方案中，调整时钟频率、累加器输入位数和累加器容量，可使输出频率覆盖超低频和低频，使频率覆盖系数k达到109；同时，调整时钟频率与累加器容量的比值，还可得到任意所需的分辨率。
采用直接数字频率合成器混频信号的高频功率源设计
直接数字频率合成器 四极管 压控可变衰减器
2009/8/24
提取直接数字频率合成器芯片AD9850输出的混频信号作为系统的频率源，介绍了高频功率源的结构和原理。系统的工作频率范围为(96±1) MHz，最大输出功率为10 kW。驱动级采用MOSFET晶体管功率放大模块，末级采用高频真空四极管4CW10000B。四极管采用阴地电路，工作在甲乙类。高频功率源采用压控可变衰减器进行幅度调制，为满足系统的频率和幅值稳定度要求，功率源采用带温度补偿的晶体振荡器，并让...
基于分段非线性函数近似的直接数字频率合成器
直接数字频率合成(DDS) 分段非线性函数近似 ROM容量
2009/8/4
对直接数字频率合成器(DDS)中的相位幅度转换模块提出了一种基于分段非线性函数近似的的设计方法。这种方法取代了传统的ROM查找表的方法，可以避免因采用大容量的ROM而带来的成本高、功耗大、可靠性下降等缺点。此方法对正弦函数的第一象限进行分段，在每一段内用非线性函数近似，然后再根据正弦函数的对称性质，重构完整的正弦函数。此法可以获得较好的压缩效果，并且结构简单，易于实现。
直接数字频率合成器相位截断杂散谱的精确分析
直接数字频率合成 相位截断 杂散
2009/3/18
该文在Nicholas采用数论方法得到的相位截断杂散谱的幅度和位置分布结果的基础上,运用映射和数论工具对杂散谱位置分布进行了分析,提出了一种简化算法,可精确分析相位截断杂散谱的谱线幅度和杂散位置.